RISC-V France

europe risc-v

De-RISC crée une plateforme RISC-V 100% européenne dédiée à l’espace

Lancé officiellement en octobre, le projet européen Horizon 2020 De-RISC (infrastructure fiable en temps réel pour les ordinateurs critiques pour la sécurité nationale) a réuni un consortium international pour développer une plate-forme matérielle et logicielle basée sur l'ISA RISC-V pour les marchés de l'aviation et de l'aérospatiale .

En combinant un système sur puce multicœur du principal fournisseur de solutions spatiales Cobham Gaisler avec l'hyperviseur XtratuM qualifié de fentISS, De-RISC créera une plate-forme prête à l'emploi pour les futures applications aéronautiques et aéronautiques avec une technologie made in Europe.

Grâce aux techniques d’atténuation des interférences multicœurs éprouvées du Barcelona Supercomputing Center, la plate-forme offrira un fonctionnement hautes performances avec une interférence considérablement réduite. Dans le même temps, Thales, l'un des principaux acteurs mondiaux du marché de l'aviation et de l'espace, testera la plate-forme sur de vraies applications aérospatiales.

«Avec la première plate-forme entièrement européenne pour l'espace, basée sur RISC-V, De-RISC garantira l'accès aux technologies conçues en Europe pour les applications aérospatiales, contribuant ainsi au programme« Technologies pour la non-dépendance et la compétitivité européennes »dans ces domaines stratégiques. marchés », explique Paco Gomez Molinero, directeur général de fentISS et coordinateur du projet De-RISC.

L’utilisation de RISC-V contribuera également à l’avenir de la plate-forme, grâce à la prise en charge croissante de l’architecture ISA (Open-Source Instruction Set Architecture), alors que les architectures propriétaires PowerPC et SPARC, traditionnellement utilisées les systèmes spatiaux sont en perte de vitesse. De ce fait, l’industrie spatiale n’est pas en mesure d’exploiter les logiciels des domaines commerciaux, ce qui oblige à s’orienter vers des architectures présentes sur des marchés commerciaux plus volumineux. La plate-forme finale sera portable pour d'autres architectures et offrira également une tolérance aux pannes supérieure.

De-RISC est une action d'innovation de 30 mois partiellement financée par la Commission européenne et lancée avec un budget de 3 444 625 €.

Projet De-RISC

think-silicon-risc-v

Think Silicon présente un aperçu du premier processeur graphique 3D RISC-V basé sur ISA de l’industrie au RISC-V Summit

Think Silicon, reconnu pour le succès de la série de GPU NEMA® ultra-basse consommation pour les SoC RISC-V, a annoncé la démonstration du premier GPU 3D basé sur RISC-V ISA du secteur - le NEOX | V ™. Les participants au sommet RISC-V, à San Jose, en Californie, auront la première occasion d’assister à cette nouvelle innovation du processeur graphique conçue pour le déploiement rapide d’infographie, d’apprentissage automatique et d’applications de cadre de calcul ouvertes GPGPU.

NEOX | V ™ IP offre une multitude de possibilités flexibles et est conçu pour être facilement configuré pour des applications telles que l’infographie, l’apprentissage automatique, le traitement de la vision / vidéo et le calcul général. La nouvelle offre fournit une plate-forme pour la mise en œuvre dans plusieurs périphériques intégrés et externes sur de nombreux marchés grand public et industriels, y compris Graphics, Compute et AI pour IoT / Edge / Compute.

«La construction d'une architecture GPGPU sur un jeu d'instructions RISC-V constitue une autre étape importante dans la jeune histoire de Think Silicon. Avec l’annonce de NEOX | V ™, nous fournissons les technologies essentielles des GPU de faible puissance pour permettre aux entreprises de créer des solutions efficaces et souples pour une grande variété de marchés », a déclaré Ulli Mueller, responsable des ventes et du marketing chez Think Silicon.

NEOX | V ™ offre également un cadre pour l’intégration d’instructions utilisateur personnalisées permettant aux entreprises d’adapter leurs solutions à leurs besoins afin d’améliorer les performances de leurs applications cibles. NEOX | V ™ peut constituer la base fondamentale des moteurs de calcul multicœurs / multithreads des clients. L'utilisation d'un ISA commun entre les CPU du système principal et les GPU permettra de nouveaux paradigmes de programmation en équilibrant de manière dynamique la charge de calcul entre ces éléments de traitement.

"L'élégance et la simplicité de l'ISA RISC-V utilisé dans NEOX | V ™ vont permettre à une nouvelle classe de SoC, plus petits, moins énergivores, plus faciles à programmer et plus faciles à programmer." a déclaré Iakovos Stamoulis, CTO, Think Silicon.

Le support logiciel est le point central de NEOX | V ™. Les contraintes liées aux ressources logicielles limitées, aggravées par la hausse des coûts de développement (60% à 70% des dépenses d’exploitation totales, selon EETimes), sont l’un des principaux problèmes des clients. NEOX | V ™ exploite l'ensemble croissant d'outils de l'écosystème RISC-V - tels que les compilateurs, les optimiseurs et les débogueurs - pour fournir une solution basée sur des standards ouverts.

Les fonctionnalités de NEOX | V ™:

  • Architecture parallèle multicœur et multithread basée sur le jeu d'instructions ISA RISC-V64GC avec adaptatif NoC (Networks-on-Chip)
  • Configurable de 4 à 64 cœurs
  • Variété de tailles de cache et de nombres de threads organisés en 1 à 16 éléments de cluster
  • Variété de configurations de cluster / noyau avec une puissance de calcul allant de 12,8 à 409,6 GFLOPS à 800 MHz
  • Prise en charge des instructions FP16, FP32 et FP64 plus SIMD

Le Kit de développement logiciel (SDK) NEOX | V ™ comprend System Verilog RTL, des tests d’intégration, un compilateur LLVM C / C ++ et un compilateur GCC C / C ++. Un support est offert pour les infrastructures graphiques ouvertes, telles que OpenGL® ES et Vulkan®, via le middleware GLOVE ™. Le SDK prend en charge les instructions personnalisées pour les extensions Computer Graphics, Compute et AI, ainsi que les extensions définies par l'utilisateur. L'évaluation est disponible sur la plate-forme FPGA Xilinx SoC et le simulateur SW Cycle Accurate. Les systèmes d'exploitation pris en charge incluent Linux, RTOS et Wear OS.

RISC-V GPU Think Silicon NEOX
suisse risc-v

La fondation RISC-V quitte les Etats-Unis pour la Suisse afin d’échapper à la guerre commerciale

Excellente nouvelle ! La fondation internationale à but non lucratif RISC-V quitte les Etats-Unis pour la Suisse dans un soucis de neutralité et afin de ne pas être exposée aux conséquences de la guerre commerciale entre les Etats-Unis et la Chine.

Le directeur de la fondation, Calista Redmond, a déclaré à Reuters que ses membres étaient "préoccupés par une possible perturbation géopolitique". Le conseil d'administration de la fondation a approuvé cette décision à l'unanimité après avoir entendu des membres du monde entier déclarer qu'ils seraient "beaucoup plus à l'aise ... si la constitution en personne morale n'était pas aux États-Unis. ," elle a ajouté.

RISC-V est une jeune organisation fondée en 2015 et située dans le Delaware. Elle a pour objectif de définir des normes pour les architectures de puces autorisées à utiliser la marque RISC-V sur ses produits. RISC-V est une architecture à jeu d'instructions réduit qui constitue une technologie open source que tout le monde peut utiliser pour concevoir, fabriquer ou vendre des puces et des logiciels RISC-V pour l'électronique.

RISC-V a affiché sur son site Web au bas de sa page d’historique une déclaration selon laquelle les États-Unis n’ont imposé aucune restriction à l’exportation de la fondation et que celle-ci s’est conformée à toutes les lois des États-Unis. "Le déménagement ne contourne aucune des restrictions existantes, mais atténue plutôt les incertitudes", indique le site Web.

«L’installation en Suisse a pour effet d’apaiser les craintes de perturbation politique du modèle collaboratif et ouvert», poursuit le site. "Cette décision réduit les craintes qu'un gouvernement limite les actions d'une organisation open source."

Des sociétés telles que Qualcomm, NXP, Huawei et Alibaba Group en sont membres, avec un total de plus de 350 au total. Le département américain du Commerce a désigné Huawei et d’autres sociétés chinoises comme une menace pour la sécurité nationale des États-Unis.

L'architecture RISC-V a également été choisie pour devenir l'architecture souverraine de l'Inde, du Pakistan, de l'Europe...

Certains législateurs ont dit craindre que cette décision ne soit apparemment destinée à permettre à RISC-V de garder des membres chinois soumis à la liste noire des États-Unis. Le sénateur américain Tom Cotton, de l’Arkansas, a déclaré que la décision était "à courte vue" et a également demandé au président Trump de suspendre les autorisations spéciales accordées aux entreprises américaines souhaitant reprendre contact avec Huawei.

RISC-V a été lancé à UC Berkeley en 2010. De 2013 à 2018, le laboratoire ASPIRE de UC Berkeley a repris les travaux en main, avec un financement de la DARPA (Agence de projets de recherche avancée pour la défense). Selon un porte-parole, la DARPA souhaite que les travaux du RISC-V qu’elle a financés soient accessibles au public des entreprises et des universités du monde entier.

Huawei a déclaré qu'elle soutenait le déménagement de la Fondation en Suisse en tant que lieu neutre pour le développement open source. RISC-V pourrait faire partie de la vision de Huawei, a déclaré la société.

De nombreux fabricants de puces américains craignent de perdre des ventes à Huawei et ont demandé des autorisations spéciales pour contourner les restrictions imposées par les États-Unis. Un analyste, Jack Gold de J. Gold Associates, a qualifié la démarche de la Fondation de "nouvelle conséquence négative des guerres commerciales".

made in china 2025 risc-v

Chine : Le grand laboratoire international RISC-V recevra des étudiant dès 2020

Le laboratoire international open source RISC-V dévoilé accueillera des étudiants diplômés en 2020.

Hier après-midi, la cérémonie d'ouverture du laboratoire international open source RISC-V s'est tenue à l'hôtel Wuzhou. Le maire adjoint Wang Lixin et l'Académie américaine des sciences, l'Académie d'ingénierie, l'Académie des arts et des sciences, le lauréat du Prix Turing 2017, David Patterson, etc., ont dévoilé conjointement le laboratoire open source international David Patterson RISC-V.

Avant la cérémonie d'ouverture, Wang Lixin a rencontré David Patterson. En tant que scientifique de renommée mondiale dans le domaine de l'architecture informatique, David Patterson a d'abord proposé le système "Reduced Instruction Set" (RISC). La cinquième génération de jeux d'instructions réduites (RISC-V) correspond à la génération actuelle du jeu d'instructions de processeurs RISC de Berkeley. Le laboratoire international open source RISC-V installé à Shenzhen rassemblera et formera des talents haut de gamme indispensables à la conception de processeurs et de sources Open Source à Shenzhen, aidera à la construction d'écosystèmes technologiques internationaux de Shenzhen et à la présentation intelligente de la chaîne de l'industrie du matériel afin d'améliorer le Guangdong, Hong Kong et Macau Bay Area et son influence dans l'écosystème mondial des processeurs open source RISC-V.

Le laboratoire international open source RISC-V a dores et déjà commencé les inscriptions aux études de troisième cycle en 2020.

SeeedStudio GD32 RISC-V kit with LCD 1

Un nouveau kit de développement RISC-V avec écran LCD en précommande pour 15,9 $

Après la fameuse carte de développement RISC-V Sipeed Longan Nano, SeeedStudio sort un nouveau kit de développement basé sur l'architecture RISC-V GigaDevice GD32V.

Ce kit contient une carte de développement SeeedStudio GD32 RISC-V et un écran LCD résistif de 2,8 pouces 240x320 pixels.

La carte de développement SeeedStudio GD32 RISC-V est basée sur le MCU GD32VF103VBT6 pouvant fonctionner à une fréquence pouvant atteindre 108 MHz. Le dispositif GD32VF103 est un microcontrôleur polyvalent 32 bits basé sur le cœur RISC-V. Il fournit une mémoire flash intégrée de 128 Ko et une mémoire SRAM de 32 Ko. Pendant ce temps, il fournit une richesse de ressources d'interface: 5 x U (S) ART, 2 x I2C, 3 x SPI, 2 x I2S, 2 x CAN2.0, 1 x USBFS.

Nous décomposons tous les broches d’E / S (80 GPIO au total) du GD32VF103, ce qui répondra à vos divers besoins en développement. Avec la mémoire flash intégrée de 8 Mo et la mémoire EEPROM de 256 octets, vous pouvez implémenter des applications plus complexes. De plus, nous fournissons une multitude de ressources périphériques sur la carte de développement, notamment un écran LCD, un port USB de type c, un emplacement pour carte TF, deux boutons utilisateur et trois voyants utilisateur.

SeeedStudio a activement participé à l'écosystème logiciel RISC-V. Nous supportons l'EDI PlatformIO et le framework Arduino pour Seeedstudio GD32. Vous pouvez développer avec l'API Arduino que vous connaissez bien ou copier vos applications Arduino existantes et les compiler et les exécuter directement.

De plus, avec ce produit, nous avons apporté des surprises aux développeurs intéressés par RISC-V. Nous supportons Seeed_Arduino_LCD pour ce produit, qui est une interface utilisateur légère basée sur TFT_eSPI de Bodmer. Vous pouvez utiliser l'API TFT_eSPI pour développer vos propres produits. , et vous pouvez utiliser des applications basées sur TFT_eSPI et les exécuter directement.

Caractéristiques

  • Microcontrôleur Gigadevice GD32VF103CBT6 RISC-V (rv32imac) à 108 MHz avec mémoire Flash de 128 Ko, SRAM de 32 Ko
  • 8MB de mémoire Flash embarquée
  • Stockage : Emplacement pour carte MicroSD
  • Interface LCD: interface 16 bits 8080 et interface de commande à écran tactile SPI
  • Interface GUI
  • USB : 1x port USB Type-C pour l'alimentation et la programmation
  • Alimentation : 5V via port USB Type-C
  • Consommation électrique : La consommation électrique de base du RISC-V ne représente qu'un tiers de celle d'un Cortex-M3 traditionnel.

Vue d'ensemble du matériel

SeeedStudio GD32 RISC-V kit with LCD 5

Connectique

SeeedStudio GD32 RISC-V kit with LCD 7

Démo

SeeedStudio GD32 RISC-V kit with LCD 9

Dimensions de la carte

SeeedStudio GD32 RISC-V kit with LCD dimensions carte

Dimensions de l'écran

SeeedStudio GD32 RISC-V kit with LCD dimensions lcd
sifive risc-v u8

SiFive annonce ses processeurs RISC-V U84 aussi performants que des ARM Cortex A72 pour un consommation réduite de 50%

Le nouveau Core IP SiFive de la série U8 est basé sur l’ISA RISC-V. Il s’agit d’une conception superscalaire, qui propose un pipeline évolutif hors d’ordre avec des options configurables pour une utilisation en temps réel ou des processeurs d’application. Conçue pour offrir une efficacité énergétique et des surfaces exceptionnelles, la microarchitecture SiFive série U8 offre d’excellentes performances, avec la personnalisation que les clients exigent de SiFive.

La microarchitecture de la série SiFive U8 a été conçue pour offrir une amélioration de l'efficacité par zone de plus de 1,5 fois et une performance par watt de 1,5 fois par rapport au produit concurrent disponible aujourd'hui. SiFive U8-Series Core IP est compatible avec plusieurs cœurs avec une unité de gestion de la mémoire compatible avec Linux pour permettre la conception générale de processeurs d’application. La microarchitecture SiFive de la série U8 peut prendre en charge le mode temps réel pour les opérations critiques, en exploitant les fonctionnalités généralement vues auparavant uniquement sur les conceptions haut de gamme implémentées dans des nœuds de processus avancés.

Doté d'une unité à virgule flottante en option, d'une fonctionnalité d'extension d'instructions personnalisées et d'une prise en charge d'extension vectorielle RISC-V, le Core IP SiFive série U8 peut être configuré et personnalisé parfaitement au cas d'utilisation cible, que ce soit dans le ecteur Automobile ou de l'AI. 

La nouvelle SiFive HBM2E + IP est conçue pour permettre les charges de travail intensives en calculs, y compris le traitement d'apprentissage en profondeur dans les dispositifs de calcul, de centre de données et d'IA de haute performance. Doté d'interfaces standard, SiFive HBM2E + IP s'intègre facilement dans de nouvelles conceptions et permet d'optimiser le chemin processeur à mémoire, en utilisant une interface évolutive permettant à la fois la conception de puces et les performances.

Validée par une technologie de processus de pointe à 7 nm, la solution SiFive HBM2E + offre une bande passante mémoire allant jusqu'à 400 Gbps, soit 3,2 Gbps par broche. Les propriétés d’empilement de HBM permettent de réduire l’empreinte au sol et de réduire la consommation d’énergie par rapport à une mémoire de type DDR à capacité similaire, avec une bande passante supérieure, essentielle au traitement des charges de travail d’apprentissage approfondi nécessitant une mémoire intense.

Les principaux marchés en croissance exigent un traitement plus efficace et plus rapide des données au niveau local, à mesure que le besoin d'IA à la limite et à la fin augmente rapidement. De nouvelles conceptions spécifiques à des domaines pour les accélérateurs de centres de données, les systèmes automobiles, l’IoT industriel et les appareils IoT grand public deviennent rapidement le paradigme de conception préféré, parfaitement alignées sur la méthodologie, le portefeuille et les compétences de SiFive.

L'adoption de cœurs configurables basés sur RISC-V ISA et d'interconnexions à source ouverte pour permettre au silicium hautes performances de s'assurer que les conceptions personnalisées ne sont pas fragmentées. Les extensions d'instructions personnalisées SiFive fournissent des accélérations spécifiques adaptées à la charge de travail sans impact sur la compatibilité des extensions ISA de base ou formelles et sont prises en charge par des outils standard tels que IAR Workbench.

Le nouveau cœur de processeur et les interfaces de mémoire de SiFive associent l’adresse IP nécessaire pour réussir sur les marchés à forte croissance qui nécessitent des processeurs d’application spécifiques à un domaine. Les applications automobiles, IoT Edge et End Point AI, ainsi que les concepteurs d'accélérateurs de centres de données peuvent tous bénéficier des performances évolutives et de la puissance de traitement fournies par SiFive Core IP et HBM2E +. "C’est passionnant de voir la publication de la microarchitecture hors d’ordre de la série U8 par SiFive", a déclaré Kevin Krewell, analyste principal chez TIRIAS Research. "De nouveaux cœurs à capacité Linux et plus performants permettent à SiFive d’entrer sur de nouveaux marchés et d’élargir RISC-V La combinaison d’ISA et d’interconnexions standard à source ouverte, ainsi que de normes industrielles communes et de la nouvelle technologie de mémoire à bande passante élevée, permet la personnalisation, l’adressage d’un plus grand nombre de marchés d’applications et l’amélioration du TAM de la société. »

"L'introduction de la nouvelle microarchitecture SiFive série U8 constitue une étape majeure", a déclaré Naveed Sherwani, PDG de SiFive. «La disponibilité d'un processeur RISC-V extensible hors d'usage à utiliser dans des applications spécifiques à un domaine annonce une nouvelle ère de conceptions de SoC configurables et personnalisées basées sur RISC-V. SiFive continue de dominer avec des solutions IP et silicium pour l'automobile, la connexion de centre de données et Edge AI. ”

risc-v

Adieu x86 ! Le futur appartient à RISC-V !

L'architecture RISC-V est libre et open-source. Elle attire de plus en plus de grands acteurs dans le domaine des semi-conducteurs. Elle est bien partie pour détroner ARM et x86.

Ce dernier trimestre 2019 et le premier trimestre 2020 seront marqués par de nombreuses annonces de coeurs RISC-V hautes performances.

Suivez-vous sur RISC-V France pour ne manquer aucune de ces actualités.

shakti india risc-v

L’Inde tente de créer une industrie nationale de fabrication de puces

Les technologies de l’information peuvent prétendre être l’industrie la plus importante et la plus prospère de l’Inde. Les pôles technologiques tels que Bengaluru et Hyderabad contribuent à plus de 13% du PIB. Les diplômés en informatique du pays sont réputés dans le monde entier: les patrons de deux des plus grandes entreprises américaines, Satya Nadella de Microsoft et Sundar Pichai de Google, sont nés et ont fait leurs études en Inde. Il abrite également le réseau téléphonique rapide et bon marché Jio, qui a fait des Indiens le plus gros consommateur de données mobiles au monde.

Pourtant, bien que de nombreux Indiens travaillent avec des ordinateurs, très peu d’entre eux sont employés à les construire. Tous les composants utilisés pour créer le réseau de Jio ont été importés. Bengaluru et Hyderabad vivent de la sous-traitance sourde des processus d’affaires et de la gestion du back-office. L’année dernière, l’Inde a importé pour 55 milliards de dollars de produits électroniques. Elle n'a exporté que 8 milliards de dollars. Le fait que l’industrie la plus célèbre de l’Inde soit entièrement tributaire des importations à une époque où de nombreux pays hésitent de plus en plus à choisir les produits qu’ils vont autoriser à exporter rend certains fonctionnaires nerveux. L'Inde tente donc de créer ses propres puces.

Lire la suite (en anglais) sur l'article de Economist

Nvidia risc-v

Nvidia est-il en train d’adopter massivement RISC-V ?

Pendant des années, NVIDIA a bâti sa réputation sur les cartes graphiques spécialisées (GPU). Le géant américain des puces semble maintenant explorer le terrain au-delà de l’architecture GPU, augmentant ainsi les enjeux sur d’autres circuits électroniques dédiés. Synced a récemment observé une série d'offres d'emploi à la recherche d'experts en RISC-V et publiées sur LinkedIn, WeChat et d'autres plateformes. Les offres sont de NVIDIA.

RISC-V («ordinateur à jeu d’instructions réduit - cinq») est une architecture de jeu d’instructions à microprocesseur à source libre, librement disponible, qui a toujours été d’un intérêt académique. Au cours des dernières années, l’architecture matérielle émergente a également attiré l’attention de l’industrie, avec NVIDIA en tant que partie prenante.

NVIDIA, basée à Shanghai, a annoncé la publication de six offres d'emploi RISC-V relatifs à l’architecture, à la conception et à la vérification:

  • Ingénieur Senior en Architecture de CPU (RISC-V / Sécurité)
  • Ingénieur principal d'architecture de codec vidéo
  • Ingénieur en conception de circuits intégrés vidéo pour codec
  • Ingénieur principal en conception de CPU (RISC-V / Sécurité)
  • Ingénieur en vérification de circuits intégrés (ISP)
  • Ingénieur principal en vérification de circuits intégrés (codec vidéo)

Dans un atelier 2017 RISC-V à Shanghai, NVIDIA a expliqué que des défauts tels que des performances médiocres et le manque de caches et de protection des threads empêchaient l'architecture de Falcon de répondre à la complexité croissante.

NVIDIA a énuméré les critères techniques de son architecture de nouvelle génération: plus de deux fois les performances de Falcon, moins de deux fois le coût en surface de Falcon, la prise en charge des caches, des mémoires étroitement couplées, des adresses 64 bits et une compatibilité avec les systèmes d'exploitation modernes. Ils ont conclu que seul RISC-V répond à tous les critères. Les nouveaux micro-contrôleurs RISC-V seront trois fois plus performants que les micro-contrôleurs Falcon, a annoncé Tom’s Hardware.

RISC-V présente un autre avantage: son architecture ISA est à code source ouvert. Ainsi, chacun est libre de développer des implémentations propriétaires ou à code source ouvert pour des exploitations commerciales ou autres, déclare Chulian Zhang, ingénieur en électricité chez Microsoft. "L'utilisation gratuite est un facteur important dans la mise en œuvre de RISC-V, et aujourd'hui, nombreux sont ceux qui soutiennent, participent et utilisent RISC-V."

NVIDIA utilise également les processeurs RISC-V dans bon nombre de ses produits autres que les GPU. Un peu plus tôt cette année, PCGames a annoncé que NVIDIA développait une puce d’accélérateur AI multi-puce, RC 18. La puce 16 nm comprend 16 PE (Processing Elements), un cœur de processeur RISC-V Rocket, une mémoire tampon et huit GRS ( Signalisation référencée à la terre).

Pendant la préparation de cet article, Synced a demandé à NVIDIA si des mises à jour concernant le déploiement potentiel de RISC-V avaient été mises à jour, mais l'entreprise a refusé de commenter.

Un nombre croissant d'acteurs majeurs de l'industrie doublent de RISC-V. Par exemple, le géant américain du stockage de données, Western Digital, a annoncé cette année un nouveau cœur de processeur RISC-V open source ainsi que deux innovations supplémentaires du RISC-V. Le géant chinois de la technologie, Alibaba, a présenté un processeur RISC-V en tant qu'IP de base pour la production de microcontrôleurs (MCU), de CPU et de SoC haut de gamme. Et en juin, Qualcomm a rejoint un investissement de 65,4 millions de dollars américains dans SiFive.

«RISC-V est le Linux des processeurs», déclare Thomas J Riordan, directeur externe de Mellanox Technologies. Riordan pense que la création d'un système logiciel complet constituera le plus gros défi avant que la mise en œuvre de RISC-V devienne viable dans l'ensemble du secteur de la conception de puces.

Lire la suite (en anglais) sur l'article de Synched

china risc-v

Comment la Chine vise-t-elle l’indépendance technologique?

Entre-temps, d’autres grands acteurs chinois explorent des technologies alternatives. L'option principale de semi-conducteur ici est le processeur IP open source RISC-V. Bien que développé à l'origine aux États-Unis à l'Université de Stanford, tout ce dont un utilisateur a besoin pour travailler est disponible dans la nature et ne peut plus être apprivoisé par Washington.

"Ce n'est qu'en maîtrisant de nos propres mains les technologies essentielles que nous pourrons protéger de manière fondamentale notre sécurité économique nationale, notre sécurité nationale et la sécurité dans d'autres domaines." Président Xi Jinping, Chine

Une technologie qui était perçue autrefois comme ayant du mal à gagner du terrain en Chine compte désormais 25 entreprises participant à la Fondation RISC-V qui supervise la technologie et près de 200 au sein de groupes de recherche et de défense des droits nationaux.

Certains des résultats ont été impressionnants. En août, Pingtouge, la filiale d’Alibaba pour le silicium, a dévoilé ce qu’elle prétend être la plus puissante implémentation de RISC-V à ce jour selon le référentiel CoreMark. Le XuanTie 910 est un processeur RISC-V 64 bits à 16 cœurs qui cible les conceptions système sur puce pour la 5G, l’IA et l’Internet des objets.

En septembre, le Hanguang 800, une puce d’inférence d’intelligence artificielle entièrement développée en interne, aurait 15 fois plus de puissance que le processeur graphique Tv de Nvidia et qui, à l’origine, sera au moins utilisé sur les propres services cloud d’Alibaba.

Pingtouge a été lancé par le président exécutif d’Alibaba, Jack Ma, en septembre 2018, avant les mesures prises par Washington, mais après celles contre ZTE, considérées comme une source d’inspiration.

Pingtouge a intégré l'expertise RISC-V. Alibaba avait déjà acquis C-Sky Microsystems, une entreprise de conception de Hangzhou qui utilisait l’Instruction Set Architecture (ISA). La rapidité avec laquelle Pingtouge a livré le XT910 est remarquable.

L’implémentation ajoute 50 instructions non standard à l’ensemble des 32 bases de RISC-V pour des tâches telles que la gestion de la mémoire et la gestion des cœurs de la CPU. Il offre également une exécution logicielle hors service plus efficace. RISC-V standard a une exécution dans l’ordre.

Il existe ensuite deux autres aspects significatifs du XT910. Lors du lancement, Pingtouge a déclaré que la conception cible le nœud de fabrication 12 nm et sera de source ouverte (bien que les termes complets soient encore attendus).

Le nœud 12 nm sera bientôt disponible dans la plus grande usine de fabrication en Chine, SMIC. Il dit qu'il a terminé le développement du processus et qu'il est maintenant en «vérification client». L’approvisionnement ouvert pourrait donc permettre à d’autres sociétés chinoises de s’engager dans des cas d’utilisation complexes avec le XT910 dans une chaîne d’approvisionnement nationale.

Pingtouge n’est pas la seule société chinoise à proposer aux concurrents de RISC-V des plateformes «traditionnelles».

En septembre, GIGA Device, basé à Beijing, a annoncé un microcontrôleur bas de gamme également basé sur l'ISA. Il s’articule autour d’un cœur RISC-V «Bumblebee» que la société a développé avec une autre société locale, Nuclei System Technology. Fait important, il est commercialisé comme une alternative directe 32 bits aux microcontrôleurs ARM GD32  - avec des performances supérieures de 15% tout en consommant moitié moins d'énergie.

GIGA Device dit qu'il restera détenteur de la licence Arm mais veut donner le choix aux clients.

Et ça continue. La marque chinoise d'électronique grand public Xiaomi propose une montre médicale basée sur une puce RISC-V AI du partenaire local Huami, le Huangshan No 1. SiFive, titulaire de la couronne RISC-V avant Pingtouge, a séparé ses activités de recherche et développement en Chine et ses activités commerciales ailleurs comme il continue à travailler avec la technologie. Il n'est pas difficile de voir pourquoi.

Tout cela laisse à penser que RISC-V tire son élan de son indépendance dans le domaine du matériel informatique - et pourtant, aussi vite que la Chine innove en matière de technologies telles que RISC-V, de nombreux analystes continuent de penser que les efforts continus du gouvernement en matière de fabrication constituent un frein possible. innovation. Après tout, SMIC doit encore proposer officiellement le nœud 12 nm; TSMC, la plus grande fonderie du monde, l’a lancée en 2016.

Rappelez-vous la portée des ambitions de Beijing ici. La Chine a produit seulement 16 pour cent de toutes les puces qui y sont utilisés en 2018. Le gouvernement a un objectif de 70 pour cent en 2025.

Lire la suite (en anglais) sur l'article de Engineering & Technology

Copyright 2019 RISC-V France ©  Tous droits réservés