octobre 2019

Après la fameuse carte de développement RISC-V Sipeed Longan Nano, SeeedStudio sort un nouveau kit de développement basé sur l'architecture RISC-V GigaDevice GD32V.

Ce kit contient une carte de développement SeeedStudio GD32 RISC-V et un écran LCD résistif de 2,8 pouces 240x320 pixels.

La carte de développement SeeedStudio GD32 RISC-V est basée sur le MCU GD32VF103VBT6 pouvant fonctionner à une fréquence pouvant atteindre 108 MHz. Le dispositif GD32VF103 est un microcontrôleur polyvalent 32 bits basé sur le cœur RISC-V. Il fournit une mémoire flash intégrée de 128 Ko et une mémoire SRAM de 32 Ko. Pendant ce temps, il fournit une richesse de ressources d'interface: 5 x U (S) ART, 2 x I2C, 3 x SPI, 2 x I2S, 2 x CAN2.0, 1 x USBFS.

Nous décomposons tous les broches d’E / S (80 GPIO au total) du GD32VF103, ce qui répondra à vos divers besoins en développement. Avec la mémoire flash intégrée de 8 Mo et la mémoire EEPROM de 256 octets, vous pouvez implémenter des applications plus complexes. De plus, nous fournissons une multitude de ressources périphériques sur la carte de développement, notamment un écran LCD, un port USB de type c, un emplacement pour carte TF, deux boutons utilisateur et trois voyants utilisateur.

SeeedStudio a activement participé à l'écosystème logiciel RISC-V. Nous supportons l'EDI PlatformIO et le framework Arduino pour Seeedstudio GD32. Vous pouvez développer avec l'API Arduino que vous connaissez bien ou copier vos applications Arduino existantes et les compiler et les exécuter directement.

De plus, avec ce produit, nous avons apporté des surprises aux développeurs intéressés par RISC-V. Nous supportons Seeed_Arduino_LCD pour ce produit, qui est une interface utilisateur légère basée sur TFT_eSPI de Bodmer. Vous pouvez utiliser l'API TFT_eSPI pour développer vos propres produits. , et vous pouvez utiliser des applications basées sur TFT_eSPI et les exécuter directement.

Le nouveau Core IP SiFive de la série U8 est basé sur l’ISA RISC-V. Il s’agit d’une conception superscalaire, qui propose un pipeline évolutif hors d’ordre avec des options configurables pour une utilisation en temps réel ou des processeurs d’application. Conçue pour offrir une efficacité énergétique et des surfaces exceptionnelles, la microarchitecture SiFive série U8 offre d’excellentes performances, avec la personnalisation que les clients exigent de SiFive.

La microarchitecture de la série SiFive U8 a été conçue pour offrir une amélioration de l'efficacité par zone de plus de 1,5 fois et une performance par watt de 1,5 fois par rapport au produit concurrent disponible aujourd'hui. SiFive U8-Series Core IP est compatible avec plusieurs cœurs avec une unité de gestion de la mémoire compatible avec Linux pour permettre la conception générale de processeurs d’application. La microarchitecture SiFive de la série U8 peut prendre en charge le mode temps réel pour les opérations critiques, en exploitant les fonctionnalités généralement vues auparavant uniquement sur les conceptions haut de gamme implémentées dans des nœuds de processus avancés.

Doté d'une unité à virgule flottante en option, d'une fonctionnalité d'extension d'instructions personnalisées et d'une prise en charge d'extension vectorielle RISC-V, le Core IP SiFive série U8 peut être configuré et personnalisé parfaitement au cas d'utilisation cible, que ce soit dans le ecteur Automobile ou de l'AI. 

La nouvelle SiFive HBM2E + IP est conçue pour permettre les charges de travail intensives en calculs, y compris le traitement d'apprentissage en profondeur dans les dispositifs de calcul, de centre de données et d'IA de haute performance. Doté d'interfaces standard, SiFive HBM2E + IP s'intègre facilement dans de nouvelles conceptions et permet d'optimiser le chemin processeur à mémoire, en utilisant une interface évolutive permettant à la fois la conception de puces et les performances.

Validée par une technologie de processus de pointe à 7 nm, la solution SiFive HBM2E + offre une bande passante mémoire allant jusqu'à 400 Gbps, soit 3,2 Gbps par broche. Les propriétés d’empilement de HBM permettent de réduire l’empreinte au sol et de réduire la consommation d’énergie par rapport à une mémoire de type DDR à capacité similaire, avec une bande passante supérieure, essentielle au traitement des charges de travail d’apprentissage approfondi nécessitant une mémoire intense.

Les principaux marchés en croissance exigent un traitement plus efficace et plus rapide des données au niveau local, à mesure que le besoin d'IA à la limite et à la fin augmente rapidement. De nouvelles conceptions spécifiques à des domaines pour les accélérateurs de centres de données, les systèmes automobiles, l’IoT industriel et les appareils IoT grand public deviennent rapidement le paradigme de conception préféré, parfaitement alignées sur la méthodologie, le portefeuille et les compétences de SiFive.

L'adoption de cœurs configurables basés sur RISC-V ISA et d'interconnexions à source ouverte pour permettre au silicium hautes performances de s'assurer que les conceptions personnalisées ne sont pas fragmentées. Les extensions d'instructions personnalisées SiFive fournissent des accélérations spécifiques adaptées à la charge de travail sans impact sur la compatibilité des extensions ISA de base ou formelles et sont prises en charge par des outils standard tels que IAR Workbench.

Le nouveau cœur de processeur et les interfaces de mémoire de SiFive associent l’adresse IP nécessaire pour réussir sur les marchés à forte croissance qui nécessitent des processeurs d’application spécifiques à un domaine. Les applications automobiles, IoT Edge et End Point AI, ainsi que les concepteurs d'accélérateurs de centres de données peuvent tous bénéficier des performances évolutives et de la puissance de traitement fournies par SiFive Core IP et HBM2E +. "C’est passionnant de voir la publication de la microarchitecture hors d’ordre de la série U8 par SiFive", a déclaré Kevin Krewell, analyste principal chez TIRIAS Research. "De nouveaux cœurs à capacité Linux et plus performants permettent à SiFive d’entrer sur de nouveaux marchés et d’élargir RISC-V La combinaison d’ISA et d’interconnexions standard à source ouverte, ainsi que de normes industrielles communes et de la nouvelle technologie de mémoire à bande passante élevée, permet la personnalisation, l’adressage d’un plus grand nombre de marchés d’applications et l’amélioration du TAM de la société. »

"L'introduction de la nouvelle microarchitecture SiFive série U8 constitue une étape majeure", a déclaré Naveed Sherwani, PDG de SiFive. «La disponibilité d'un processeur RISC-V extensible hors d'usage à utiliser dans des applications spécifiques à un domaine annonce une nouvelle ère de conceptions de SoC configurables et personnalisées basées sur RISC-V. SiFive continue de dominer avec des solutions IP et silicium pour l'automobile, la connexion de centre de données et Edge AI. ”

Wio Lite RISC-V est une carte de développement RISC-V. Basé sur le modèle GD32VF103, doté de l’ESP8266 Wio Core intégré, elle dispose également d’une fonction WiFi.

GD32VF103CBT6 est un noyau Bumblebee basé sur la technologie des systèmes de noyaux. Prise en charge du jeu d’instructions RV32IMAC et de la fonction d’interruption rapide ECLIC. La consommation de base n’est que le tiers de celle du Cortex-M3 traditionnel.

Le cœur WiFi ESP8266 intégré et le circuit de charge Lipo en font un tableau de commande IoT parfait. Il y a aussi un slot micro SD à l'arrière de cette carte, ce qui peut augmenter les ressources du système.

Vous pouvez la précommander dès aujourd'hui pour 6.9$ sur Seeed Studio (les cartes seront expediées à partir du 22 novembre).

Andes Technology Corporation, fournisseur de premier plan de cœurs de processeurs intégrés 32/64 bits à haute performance et à faible consommation d'énergie, y compris une large gamme de cœurs RISC-V, a conclu un partenariat stratégique avec Tiempo Secure, un fournisseur unique de Élément de sécurité IP de niveau ISO / CEI 15408, norme CC (Critères communs) EAL5 + (Niveau de garantie d'évaluation), pour amener la solution de sécurité basée sur RISC-V à la certification CC EAL5 +.

La montée en puissance de l'IoT suscite de vives inquiétudes quant à la sécurité, y compris au niveau des périphériques de pointe. Selon une récente étude Ericsson, il y aura plus de 22 milliards d'appareils IoT connectés d'ici 2024. Bien que le mécanisme de séparation fondé sur la sécurité soit couramment déployé, il est admis qu’il existe certaines limites en termes de certification de sécurité. De plus, l'intégration de la sécurité dans l'écosystème de l'Internet des objets pourrait devenir complexe.

L'alternative consiste à activer la sécurité à partir d'un matériel inviolable et certifié comme une enclave de sécurité (Secure Element IP) dans la conception de la MCU ou du SoC.

Tiempo Secure a mis au point un TESIC (Secure Element IP) en tant que macro intégrant les contre-mesures de sécurité de pointe EAL5 + de CC et les capteurs de sécurité contre les attaques par canal secondaire et par intrusion. L’intégration de cet élément sécurisé IP dans un SoC RISC-V augmentera la sécurité de ce SoC jusqu’à la sécurité CC EAL5 +, sans compromettre la consommation d’énergie.

«Andes Technology propose un processeur ultra-compact basé sur RISC-V, doté des performances exceptionnelles et d'une faible consommation d'énergie disponible sur le marché», a déclaré le Dr Charlie Su, CTO et Executive VP d'Andes Technology. "L'intégration de l'enclave de sécurité CC EAL5 + de Tiempo Secure à la solution AndesCore N22 permettra désormais à nos clients d'adresser les applications les plus critiques sur le marché de la sécurité sur le marché de l'IdO."

«En travaillant avec Andes Technology, nous sommes en mesure d’améliorer considérablement la sécurité dont les développeurs ont besoin pour protéger leurs écosystèmes IoT basés sur RISC-V», a déclaré Serge Maginot, PDG de Tiempo Secure. «L’intégration plug-and-play de TESIC, notre IP sécurisée IP de classe EAL5 + de niveau CC, dans les cœurs RISC-V d’Andes Technology permettra aux développeurs RISC-V d’intégrer facilement des fonctions de sécurité certifiées, telles que pile iUICC, dans leur système. 

Une fois que l’élément IP sécurisé de Tiempo Secure est intégré à l’Andes Technology N22 conçu par Andes Technology et basé sur RISC-V, l’ensemble du système peut passer avec le plus haut niveau de certification de sécurité, y compris CC EAL4 + / EAL5 + PP0084 et FIPS 140-2. Il résout également le problème de l’intégration de la sécurité dans l’écosystème IoT.

À propos de Andes Technology 

Andes Technology Corporation est un créateur de classe mondiale de cœurs de processeur 32/64 bits innovants, hautes performances et basse consommation, ainsi que de l'environnement de développement associé, conçus pour répondre aux besoins croissants des applications de systèmes embarqués dans le monde. La société fournit des cœurs de processeur de faible consommation supérieurs, y compris la famille complète de cœurs de processeur RISC-V V5, avec environnement de développement intégré et solutions logicielles / matérielles associées pour une conception efficace des SoC. Jusqu'à la fin de 2018, le volume cumulé de SoC Andes-Embedded ™ atteignait 3,5 milliards, dont 2018 pour plus d'un milliard. La gamme complète de processeurs d'Andes Technology comprend des familles d'entrée de gamme, de milieu de gamme, haut de gamme, extensibles et de sécurité. Pour plus d'informations, s'il vous plaît visitez www.andestech.com

À propos de Tiempo Secure

Tiempo Secure est une société indépendante fondée par des experts de l'industrie des semi-conducteurs possédant une expérience unique dans le développement de microcontrôleurs sécurisés et de logiciels intégrés sécurisés. La société a déjà conçu et certifié des puces de microcontrôleur sécurisées Common Criteria EAL5 + et EMVCo, disponibles en mode contact et en double interface, pour les applications d'identification de gouvernement et de banque haut de gamme. Tiempo Secure propose désormais des éléments sécurisés CC EAL5 + éprouvés / prêts à être certifiés pour le marché de l'IdO, sous forme de puces auxiliaires ou de macros IP solides faciles à intégrer dans les puces application / SoC, permettant ainsi aux puces client de passer la sécurité CC EAL5 +, entre autres. certification standard.

La société a son siège à Montbonnot, près de Grenoble, en France. Plus d'informations peuvent être trouvées sur www.tiempo-secure.com