Dans la course au CPU haute performance, le RISC-V a longtemps été relégué au rôle de sous-sol : microcontrôleurs, IoT, appliances. Le XuanTie C950 que vient de publier la filiale DAMO Academy d’Alibaba, lors de la conférence RISC-V écosystème XuanTie 2026 (24 mars 2026, Shanghai), rebat les cartes : c’est le premier cœur RISC-V à atteindre le niveau de performance d’un Intel Xeon ou d’un Arm Neoverse de dernière génération, et à faire tourner nativement des grands modèles de 100 milliards de paramètres.
Des chiffres qui imposent le respect
Le C950 est un processeur 64 bits super-scalaire, out-of-order, avec une architecture de 8 largeurs de décodage et une pipeline de 16 stades qui supporte plus de 1 000 instructions en vol. Il est cadencé à 3,2 GHz en 5 nm. Son résultat le plus marquant : plus de 70 points en SPECint2006 — un score que le monde RISC-V n’avait jamais atteint, et qui le place au même niveau que les serveurs x86 et ARM récents. Comparé à son prédécesseur C920, il offre plus de 3× les performances et plus de 4× la bande passante mémoire.
Côté jeu d’instructions, le C950 est conforme au profil RVA23, avec les extensions Vector Crypto, Zacas, Zama16b, Smmtt, CoVE (calcul confidentiel), RAS, AIA et Zalasr. Il adopte un prédicteur de branches de type TAGE, un cache L2 privé et un mécanisme de préfetch de données ajustable. En clair, c’est une micro-architecture de serveurs, pas un cœur embarqué.
La cible : l’ère des agents IA
Le positionnement du C950 est explicite : l’inférence de grands modèles. Il est le premier CPU RISC-V à supporter nativement les LLM de 100 milliards de paramètres (les familles Qwen3 de Alibaba et DeepSeek V3). DAMO Academy y a ajouté deux moteurs d’IA natifs RISC-V qui fusionnent calcul de performance et calcul IA, pensés pour l’ère des agents. La démonstration est faite sur Ubuntu 26.04 LTS — le premier système où un RISC-V de classe serveur s’adapte nativement à une distribution mainstream.
Le contexte : huit ans de travail, de l’acquisition de T-Head au serveur
Alibaba a racheté T-Head (Zhouzhou Micro) en 2018 pour lancer une gamme de cœurs XuanTie. Le C910 (2019) était un cœur 64 bits in-order respectable ; le C920 (2023) est passé à l’out-of-order. Le C950 clôt cette progression et « touche, pour la première fois, l’abdomen du HPC principal ». Comme le résume un cadre de DAMO Academy : « L’idée première a été de démontrer au monde, concrètement, que la scène du RISC-V ne se limite pas à l’IoT et au terminal. Il a la capacité de rivaliser sur le plan de la performance dans le HPC, avec les architectures matures. » La lecture géopolitique est claire : le RISC-V devient la troisième voie entre x86 et ARM, et la Chine veut sa place dans le standard et dans la chaîne de valeur.
Ce que ça change pour l’écosystème
Deux signaux forts sortent de cette annonce. D’abord, le plafond de performance RISC-V monte : si un cœur out-of-order à 8 largeurs de décodage peut délivrer 70 points SPECint2006 et faire tourner des LLM, il n’y a plus d’excuse côté logiciel. Ensuite, le profil RVA23 se confirme comme le socle de l’écosystème : c’est le même standard que vise SiFive côté US, et que l’Europe normalise dans sa Server Platform Specification. Le C950 crédibilise cette convergence.
La balle est maintenant dans le camp des distributions et des cloud : faire tourner les charges de production sur RVA23. Le matériel est là.
Ressources
- Fiche XuanTie C950 (DAMO Academy) : xrvm.cn
- Profil RVA23 : riscv.org/technical/specifications