Sept ans de travail, une equipe chinoise, un board qui approuve : le 31 aout 2026, SPMP est fusionne dans l ISA RISC-V.


Sept ans de travail, une equipe chinoise, un board qui approuve : le 31 aout 2026, SPMP est fusionne dans l ISA RISC-V.

32 P870-D @2.0 GHz, 256 Go DDR5-5600, 4x PCIe Gen5 x16, Ubuntu 26.04 + RHEL 10, CUDA de NVIDIA qui y tourne, NVLink Fusion en roadmap.

Libéré mi-août 2026, le noyau Linux 7.2 fait avancer la plateforme RISC-V sur plusieurs fronts : le nombre de cœurs supportés par défaut passe de 64 à 256, deux nouvelles familles de SoC (Eswin et UltraRISC) entrent dans la configuration par défaut, et le Wi-Fi fonctionne enfin sur les SBC T-Head BeagleV Ahead et Lichee Pi 4a. Retour détaillé sur le cycle de contribution le plus dense de l’arch/riscv du noyau.

RV64GCBVH, 15 stades, 6-wide out-of-order, ROB 512, VLEN 256, Vector Crypto, AIA v1.0 + IOMMU v1.0.1, extensible a 256 coeurs par puce.
Commentaires récents