Le « Monte Cimone » du projet européen devient la référence HPC qui manquait au RISC-V : un testbed cluster complet, mesuré en watts, confronté aux deux machines de référence du datacenter (Xeon Sapphire Rapids et Grace Superchip). Résultat : 3,08 GFLOPs/W d’efficacité énergétique, soit environ dix fois mieux que la première génération du projet.
Le projet Monte Cimone, en une minute
Monte Cimone est un testbed de calcul intensif (HPC) 100% RISC-V, itéré en trois générations : MCv1, MCv2, et maintenant MCv3. La version 3 repose sur le SoC SOPHGO Sophon SG2044 — le cœur RISC-V 64 bits de la puce d’inférence SG2044 de Sophgo, l’un des systèmes embarqués multi-cœurs les plus avancés du marché. C’est un cas d’école du « RISC-V HPC par la continuité » : on part d’un ASIC d’inférence disponible en volume, on l’assemblent en cluster, et on le mesure sérieusement.
Les chiffres qui comptent
- 3,08 GFLOPs/W d’efficacité énergétique au pic, sur HPL (le benchmark High Performance Linpack de référence du Top500)
- ≈ 10× l’efficacité de MCv1 (génération initiale du projet)
- Performance au point d’efficacité maximale : 46% du Xeon Platinum 8480+ (Sapphire Rapids) et 91% du NVIDIA Grace CPU Superchip
- Benchmarks HPL + STREAM avec mesures de puissance intégrées
L’écart avec le Xeon est attendu et structurant : on compare un SoC de classe 5-15W à une plateforme de datacenter de classe 300-500W. Le point 91% du Grace est le plus intéressant à retenir — c’est le seul chiffre qui tienne en une phrase.
Pourquoi cette comparaison est importante
Le débat HPC RISC-V s’est longtemps tenu au niveau des « promesses » (cœurs, TOPS, roadmap). Monte Cimone v3 pousse le débat au niveau des mesures sous contrainte réelle : watts mesurés au compteur, HPL à taille fixe, STREAM sur bande passante mémoire, comparaison croisée avec deux références commerciales réelles. C’est la maturation d’un programme : le RISC-V HPC ne dit plus « nos cœurs font 2 GHz », il dit « notre cluster fait 3,08 GFLOPs/W, ce qui est 10× mieux que notre première génération, et voici à quoi ça correspond chez Intel et NVIDIA ».
La trajectoire
Le saut ×10 d’efficacité entre MCv1 et MCv3 dit deux choses : la qualité du testbed progresse (interconnexion, refroidissement, pilotage de la puissance), et le SG2044 est nettement plus avancé que son prédécesseur SG2042 (plus que le double de performance par cœur selon le projet). C’est la trajectoire classique de ce genre de programme — et c’est précisément ce que la communauté RISC-V HPC attendait pour sortir de la démonstration et entrer dans le dimensionnement d’installations réelles.
Référence : blog RISC-V International, Featured Work — Monte Cimone v3 (RISC-V International, 2026).