Le 31 août 2026, le board de RISC-V International a approuvé et fusionné dans l’ISA le standard SPMP (Supervisor Physical Memory Protection) — une avancée majeure qui marque un changement de rôle pour la Chine dans la gouvernance du RISC-V. Pour la première fois depuis la création de la fondation en 2015, une institution chinoise a initié et mené de bout en bout un standard ISA.
Le fait technique
SPMP est une extension qui permet à l’état superviseur de contrôler l’accès à la mémoire physique de façon plus fine et plus sécurisée que les mécanismes actuels. C’est un composant clé pour la virtualisation et l’isolation des mondes de confiance sur les puces RISC-V, en particulier dans les environnements embarqués et datacenter où plusieurs charges s’exécutent sur le même matériel. L’équipe IPADS de l’Université Jiao Tong de Shanghai (chercheurs : Du Dongdong, Yang Bicheng, Xia Yubin, Chen Haibo, et autres) y a consacré sept années de travail, avec un appui significatif de la communauté chinoise du RISC-V.
Pourquoi c’est un passage de rôle
Auparavant, les apports de la Chine à l’écosystème RISC-V étaient surtout industriels (cœurs, SoCs, fabless, écosystème) et pas tant normatifs. Avec SPMP, la Chine passe du statut de « consommateur de standard » à « co-auteur du standard ». C’est une différence importante dans la gouvernance d’une architecture ouverte : celui qui écrit les règles a l’avantage à long terme.
Le texte a été porté par le RISC-V International, et il fait partie de l’effort plus large de sécurisation du jeu d’instructions RISC-V, aux côtés des mécanismes CoVE (calcul confidentiel), Svpbmt (marquage mémoire) et du profil RVM (standard microcontrôleur).
Le contexte
L’année 2026 est celle où le RISC-V quitte le statut de projet académique pour devenir un standard industriel. Le profil RVA23 (ratifié en octobre 2024) avait déjà posé les bases. Avec SPMP, le socle de sécurité monte d’un cran. La Chine y a investi fortement, non seulement pour l’indépendance technologique, mais aussi pour se positionner dans le jeu de la standardisation. La balle est maintenant dans le camp des fabricants de cœur : intégrer SPMP dans leurs micro-architectures et en tirer partie pour la virtualisation.
Ressources
- RISC-V International — spécifications : riscv.org/technical/specifications
- SPMP (Supervisor Physical Memory Protection) : fiche technique du standard dans la spécification RISC-V Privileged Architecture