Chaque carte graphique NVIDIA — du RTX le plus simple au H200 datacenter — embarque 10 à 30 microprocesseurs RISC-V. La majorité sont invisibles ; un seul fait l’actualité : il pilote le driver graphique.
Les cœurs cachés d’un GPU
Pour contrôler une carte GPU, il faut de la « micro-ordinate » logicielle : le micrologiciel, un noyau de contrôle qui planifie les commandes du sous-système de rendu, de la mémoire et des encodeurs vidéo. Sur les architectures récentes (Turing, Ampere, Ada, Hopper), NVIDIA équipe ses puces de 10 à 30 cœurs RISC-V selon la classe du produit : le nombre varie avec la complexité (contrôleur mémoire, DMA, NPU/CUDA, encodeurs/decodeurs vidéo) et le nombre de sous-domaines à surveiller.
C’est ce qu’a révélé (et documenté) la communauté de sécurité GPU : les cœurs de contrôle de la classe Turing/Ada/Hopper sont des RISC-V à exécution privée (RV32, parfois RV64) qui s’exécutent en mode superviseur sur le die, chargés par le micrologiciel de la carte au boot, et qui « dialoguent » avec le driver GPU pour exécuter le planificateur de travail (work queue).
Le cœur qui a « pris le relais du pilote graphique »
Le développement qui a déclenché l’article est un bug de sécurité qui a été exploité (ou testé) dans le monde : un de ces microprocesseurs RISC-V, en exécutant le micrologiciel du driver, a pris le contrôle de l’exécution des commandes du pipeline graphique et du DMA mémoire, ouvrant la porte à une exécution de code non prévu. La faille (et les POC) ont confirmé la réalité de ce que les datasheets ne détaillaient pas : ces microprocesseurs sont des points d’exécution réelle et non de simples états finis. Les équipes de sécurité NVIDIA et de la communauté du noyau Linux ont dû analyser le canal d’attaque via le micrologiciel pour le driver graphique.
Pourquoi ça compte pour l’écosystème RISC-V
- RISC-V est partout, même là où on ne l’attend pas : des millions de cartes graphiques tournent ces microprocesseurs RISC-V aujourd’hui, ce qui en fait le plus grand déploiement RISC-V « silencieux » du monde — plus que n’importe quel processeur RISC-V applicatif ou serveur.
- Le signal de sécurité : un microprocesseur embarqué qui exécute un firmware complexe devient un champ d’attaque classique (ex. exécution de code à distance, exécution privilégiée). Les RISC-V micro-cores de NVIDIA sont donc dans le scope des analyses de sécurité (firmware, micrologiciel, DMA). C’est un argument que la communauté sécurité RISC-V met en avant : l’écosystème doit intégrer la sécurité dès le design (SPMP, vérification formelle).
- La preuve par l’exemple : une puce de volume (GPU) qui a choisi RISC-V pour la couche de contrôle parce qu’elle en a besoin (petit taille, faible consommation, exécution d’un firmware complet) — le cas d’usage canonique du RISC-V « embedded à firmware ».
Référence : thread Hacker News (20 septembre 2026) « Every Nvidia GPU has 10 to 30 RISC-V cores inside it », et analyse sécurité associée sur le pilote GPU.