Il y a un an, le RISC-V était encore cantonné aux microcontrôleurs et à l’IoT. En 2026, l’architecture ouverte frappe à la porte du centre du datacenter : serveurs rackables, baies d’inférence, cœurs out-of-order à plus de 70 points SPECint. Et ce qui rend le moment historique, c’est que trois scènes — américaine, chinoise et européenne — s’alignent sur le même standard, le profil RVA23, chacune pour ses propres raisons. Voici l’état des lieux, scène par scène.
Les États-Unis : un serveur rackable, du CUDA, et une spéc de plateforme
Le signal le plus concret vient de SiFive, l’un des pionniers du RISC-V. Annoncé à Hot Chips 2026, le BigSky SF-2U870 est présenté comme le premier serveur RISC-V rackable de classe entreprise : 32 cœurs P870-D à 2,0 GHz, 256 Go de DDR5-5600, 4 slots PCIe Gen5 x16, 2 SSD NVMe de 7,68 To, Ubuntu 26.04 et RHEL 10 prêts à l’emploi. Le tout conforme RVA23, ce qui supprime la plupart des portages spécifiques.
Deux annonces le rendent stratégiquement importantes. D’abord, NVIDIA porte CUDA sur cette plateforme RISC-V : le serveur fait office de nœud tête pour des workloads LLM accélérés par GPU, et SiFive a annoncé l’intégration du NVLink Fusion (interconnect cache-coherent CPU-GPU) sur les prochaines générations. Ensuite, la spécification « RISC-V Server Platform » normalise enfin ce qu’on attend d’un serveur : UEFI/ACPI, IOMMU, TPM, BMC (MCTP, PLDM, Redfish), pour que les baies de différents fabricants soient interchangeables. Les hyperscalers et les « lead customers » tournent déjà des workloads sur du matériel déployé.
La Chine : des records absolus et une entrée dans le standard
La scène chinoise est la plus dense. Trois annonces se répondent :
- Le XuanTie C950 d’Alibaba Damo Academy (mars 2026, 5 nm, 3,2 GHz) : un cœur super-scalaire out-of-order, 8-wide décodage, plus de 1 000 instructions en vol, qui frôle les 70 points en SPECint2006 — un record RISC-V — et qui exécute nativement des LLM de 100 milliards de paramètres. Comparé au C920 : 3× les performances, 4× la bande passante mémoire.
- Le SpacemiT K3 (janvier 2026) : présenté comme le premier CPU IA RISC-V en production de masse conforme RVA23. Il mêle 8 gros cœurs X100 et 8 cœurs IA A100, délivre 60 TOPS et 1024 bits RVV avec inférence FP8, et fait tourner des modèles de 30 milliards de paramètres.
- Le StarFive Dubhe-100 (août 2026) : IP serveur 64 bits out-of-order, extensible à 256 cœurs par puce, livré avec AIA + IOMMU et la virtualisation Type 1/Type 2. Un client en conçoit déjà un SoC serveur.
Et surtout, le fait le plus symbolique de l’année : le 31 août 2026, le standard SPMP (Supervisor Physical Memory Protection), développé sept ans par l’équipe IPADS de l’Université Jiao Tong de Shanghai, a été approuvé par le board de RISC-V International et fusionné dans l’ISA. C’est la première fois depuis 2015 qu’une institution chinoise mène un standard ISA de bout en bout. Le passage de rôle du consommateur au co-auteur du standard est complet.
Contexte chiffres : plus de 20 milliards de puces RISC-V livrées cumulées à fin 2025, et les entreprises chinoises représentent désormais plus de 40 % des membres de RISC-V International. À l’IICIE de Shenzhen (9 septembre), un écosystème dédié au RISC-V — matériel, IA, innovation locale — a occupé une place de choix.
L’Europe : Bologne a mis le RISC-V sur les racks et dans l’espace
Le RISC-V Summit Europe 2026, à Bologne (juillet), a acté l’inflexion : le RISC-V s’y est présenté moins comme une architecture d’embarqué que comme une plateforme pour le datacenter, l’IA edge et l’aérospatial. La ratification de la Server Platform Specification 1.0 (basée sur RVA23) y a été saluée comme une libération du lock-in fournisseur pour les multinationales et les États. Krste Asanović (SiFive / RISC-V International, Berkeley) a déclaré dans sa keynote « State of la Union » que l’architecture est « forte », que Meta, Google, Nvidia, Qualcomm et Alibaba ajoutent du RISC-V à leurs portefeuilles, et que des hyperscalers co-conçoivent déjà avec les fournisseurs de datacenters. L’aérospatial a fait son entrée : ESA, JPL (NASA), Microchip et Frontgrade Gaisler ont présenté des ordinateurs de vol RISC-V en remplacement des SPARC vieillissants.
Politiques : la Chine monte les paquets, l’US ouvre l’écosystème
Le 9 septembre, Pékin a publié le plan 15ᵉ période quinquennale de développement de l’économie numérique : « R&D indépendante de l’infrastructure de calcul IA », « innovation du jeu d’instructions RISC-V pour le calcul IA », organisation de l’écosystème open-source FlagOS et de l’OS agentique LinkeeOS. Un plan parallèle « Haut de gamme » renforce les plateformes RISC-V, chiplet et opto-électronique, et l’architecture compute-in-memory. Le 18 septembre, un Forum RISC-V Calcul Ouvert (embodied intelligence, grands modèles, datacenter) ouvre à Pékin. C’est une stratégie industrielle, pas seulement technique — et c’est exactement ce qui manque aux autres scènes.
Pourquoi ça compte
La convergence des trois scènes sur RVA23 est le vrai fait saillant de 2026. Chaque camp y pousse pour des raisons différentes — les Américains pour l’« open compute », les Chinois pour la souveraineté et le contournement des verrous x86/ARM, les Européens pour ne pas se faire devancer — mais le dénominateur commun est le même : un jeu d’instructions standard, des serveurs rackables, du CUDA qui y tourne, des cœurs à 70 points SPECint. Le RISC-V devient une « tierce pole » crédible dans le cœur de l’informatique. Les serveurs de production RVA23 arrivent cette année, l’écart logiciel qui freinait l’adoption commence à se refermer. La course est déclarée, et elle est internationale.
Ressources
- Spécifications RISC-V (RVA23, Server Platform Spec) : riscv.org/technical/specifications
- SiFive — plate-forme BigSky SF-2U870 : sifive.com
- NVIDIA + SiFive — NVLink Fusion : sifive.com
- XuanTie C950 (Damo Academy) : xrvm.cn
- SpacemiT K3 : spacemit.com
- StarFive Dubhe-100 : starfivetech.com
- RISC-V Summit Europe 2026 (Bologne) : riscv.org